克恩頓應用科學大學採用西門子EDA工具，幫助學生掌握複雜的半導體設計技術
在半導體產業，一個嚴峻的挑戰日益浮現：「如何培養能應對日益複雜IC設計的新世代工程師？」奧地利克恩頓應用科技大學(CUAS)最近分享了他們創新的解決方案：透過為期三學期的實戰專案，讓學生從零開始完整經歷IC設計到製造的全流程。讓人驚艷的是，他們不只培養出全方位的IC設計人才，更成功打造出客製化的混合訊號積體電路。關鍵在於他們採用了創新的教學模式。
克恩頓應用科技大學
Carinthia University of Applied Sciences
克恩頓應用科技大學是一家位於奧地利的非營利有限責任公司，其宗旨是設立、維護並推行應用科技大學學位課程與研究生課程，涵蓋科技、商業、健康與社會事務等領域，同時開設教育與培訓相關課程。
總部：奧地利菲拉赫
主要產品：Calibre, Catapult, PADS Professional, Questa Verification IP
“與我熟悉的市場上其他工具相比，Questa顯然是最佳解決方案。“— Dr. Michael Köberle，克恩頓應用科技大學計算機輔助VLSI設計教授
發展新技術的學習之路
克恩頓應用科技大學（CUAS）的研發（R&D）在將廣泛的理論知識轉化為實際應用方面作出了重要貢獻。CUAS分校位於奧地利的費爾德基興、克拉根福、斯皮塔爾和菲拉赫，為學生提供國際化的教育，並與商業和科學領域密切合作，幫助學生為未來挑戰做好充分準備。從入學第一天起，CUAS即推行以問題為導向的學習模式，鼓勵學生在實驗室中將所學知識應用於實踐。
CUAS提供30多個學位課程，涵蓋科技、健康與社會研究以及商業研究。透過其進修教育中心，CUAS樹立了高水平的學術標準。
聚焦數位化的工程與信息技術學院
CUAS的工程與信息技術學院與業界、商業及社會在數位化領域展開合作。大學是「硅阿爾卑斯集群」（Silicon Alps Cluster）的成員，這是一個公私合營的夥伴關係，匯聚了產業、科研、學術和政府各方力量，致力於在奧地利電子和微電子領域開發創新技術並推動其國際化，特別是聚焦奧地利南部克恩頓州和施蒂利亞州的區域發展。
系統工程與未來技術
在系統工程學士學位課程中，CUAS學生學習如何運用系統化思維，這是有效解決問題和高效產品開發的關鍵技能。他們利用工業級設備，以團隊合作方式解決問題，涵蓋系統的規劃、開發、製造、評估、實施和測試。
CUAS注重未來導向的技術研究，其核心研究能力涵蓋電子與機電系統、機械工程與材料科學、信息與通信技術、技術管理及硬體系統整合。
未來的微晶片
近五十年來，積體電路（IC）成為多個應用領域中電子系統的關鍵技術，涵蓋從資料處理到電信以及汽車電子等多個範疇。在汽車領域，自1961年第一款僅包含兩個電晶體的平面積體電路誕生以來，技術已取得驚人的進步，發展至今的積體處理器元件已能利用深次微米（VDSM）製造技術，結構尺寸縮小至5納米（nm），並在單一晶片上整合數十億個電晶體。
這類高複雜度的解決方案也為積體系統與電路的設計帶來了全新挑戰，包括不同抽象層次的建模、系統級驗證、低功耗設計、新技術中的電路設計、高頻電路、電力電子的智能解決方案以及設計效率的提升。克恩頓應用科技大學（CUAS）是歐洲少數開設積體系統與電路設計（ISCD）碩士學位課程的教育機構之一，致力於為學生提供應對這些挑戰所需的知識和技能。
獨特的學位課程
ISCD課程結合理論與實踐，深入教授積體系統與電路的建模與設計，特別聚焦於感測器前端的類比與混合信號積體電路、系統晶片（SoC）設計以及封裝整合技術（SiP）。課程包括詳細的計算機輔助設計（CAD）建模與模擬訓練，同時還涵蓋類比-數位（AD）與數位-類比（DA）轉換器、電力電子、微機電系統（MEMS）、射頻（RF）電路、感測器、系統晶片及數位信號處理（DSP）等相關課題。
與全球其他碩士課程不同的是，ISCD課程中還包含一個為期三學期的積體電路設計專案，重點強化技術與設計方法學、電晶體層級的電路設計與建模，以及系統解決方案的實作訓練。
全面掌握IC設計流程
「我們的學生將自行設計一款積體電路，完成從需求規範、設計與驗證到原型晶片製作與測試的所有步驟，」積體系統與電路設計學位課程負責人約翰內斯·斯特姆博士（Dr. Johannes Sturm）表示。「這使他們對積體電路設計的每個階段都瞭若指掌，從而降低設計過程中陷入誤區的可能性。」
從PCB設計到半導體驗證
CUAS不僅為學生提供創新未來產品所需的技能，還讓他們熟悉業界前沿的工具與技術，為未來職業生涯奠定堅實基礎。
在系統工程學士學位課程的第二階段，專攻電子學的CUAS學生使用PADS™軟體進行印刷電路板（PCB）設計。該工具是西門子Xcelerator業務平台中的電子設計自動化（EDA）解決方案之一，包含軟體、硬體及服務。
在積體系統與電路設計（ISCD）課程中，CUAS學生還使用其他西門子EDA工具。特別是在積體電路（IC）物理驗證方面，學生在IC設計專案中廣泛應用備受推崇的Calibre®軟體系列工具。CUAS計算機輔助超大型積體電路（VLSI）設計教授邁克爾·科伯勒博士（Dr. Michael Köberle）表示：「使用Calibre工具可以輕鬆應對積體電路設計日益增長的複雜性。」
領先業界的設計解決方案
Calibre設計解決方案是IC物理驗證領域的業界領先工具，提供一個完整的驗證與可製造性設計（DFM）優化EDA平台。在課程中，CUAS學生利用Calibre nmLVS工具進行電路驗證，確保電路行為與精確的器件參數一致。此外，他們還使用Calibre Yield Analyzer進行可靠性驗證，為實現高效設計奠定基礎。
將晶片設計推向更高層次
D在第二學期，CUAS學生學習如何整合混合信號的VHSIC硬體描述語言（VHDL）設計，並運用數位模擬到類比電路的開發過程中。為此，學生使用西門子EDA的Questa™軟體驗證解決方案，進行系統晶片（SoC）邏輯驗證。這款功能驗證工具整合了廣泛的驗證功能，專為應對混合信號架構和嵌入式處理器的多平台SoC設計日益增長的規模與複雜性而設計。
CUAS計算機輔助VLSI設計教授邁克爾·科伯勒博士（Dr. Michael Köberle）指出：「Questa結合了強大的嵌入式軟體分析與調試功能，與我熟悉的市場上其他工具相比，無疑是最佳解決方案。」
驗證學院與高層次建模
CUAS的學生與教授還受益於西門子EDA提供的驗證學院，這是一系列免費的線上課程。在CUAS啟動頂層建模用於全自定義IC設計的計畫時，驗證學院發揮了關鍵作用。該計畫旨在將數位與類比部分以及嵌入式計算無縫統一於SoC設計中。
這可以通過採用高層次合成（HLS）方法實現。HLS是一種自動化設計過程，從問題的高層次規範（例如C++語言）開始，將其綜合為實現預期行為的寄存器轉移層（RTL）結構。之後，使用硬體描述語言（HDL）將RTL轉換為邏輯門級結構，並借助邏輯合成工具完成設計。
為此，CUAS使用了西門子EDA的Catapult™軟體。得益於西門子EDA提供的免費隨需培訓，教授與學生僅用數日便掌握了Catapult的使用方法。「利用Catapult，我們可以在課程中加入系統與晶片架構設計的內容，並採用最新的軟體工具，」CUAS積體系統與電路建模與設計研究組負責人沃夫岡·謝爾（Wolfgang Scherr）表示。「這對於我們的使命至關重要，因為我們要為半導體產業提供迫切需要的專業人才。」
“使用Calibre工具，可以輕鬆掌握日益增長的積體電路設計複雜性。“— Dr. Michael Köberle，克恩頓應用科技大學計算機輔助VLSI設計教授
面臨的挑戰
培養新一代半導體工程師
與產業合作促進技術交流
幫助學生掌握日益增長的半導體設計複雜性
成功的關鍵
完成從設計到製造的微晶片全流程創建
使用西門子EDA解決方案進行設計驗證
利用Catapult進行高層次綜合（HLS）設計
成果
為未來的微晶片設計工程師提供了全方位的問題解決能力
賦予未來工程師應對半導體規模和複雜性增長的能力
成功製作出定制的混合信號積體電路
滿足產業合作夥伴對未來半導體專家需求的期望
Comments